NVIDIA、HBM省電力化技術でAI基盤を拡大します

NVIDIAは、AI半導体と組み合わせるHBMを高速化・省電力化する技術の提供を始めました。
対象は、同社のインターコネクト技術「NVLink Fusion」を採用するハイパースケーラーや半導体メーカーです。
NVIDIAは、AI半導体の独自開発企業を自社の技術基盤へ取り込む狙いです。

記事の概要

提供する技術は「NVHBM」で、HBMの制御回路をAI半導体側からHBM側へ移します。
HBMは、シリコン貫通ビアで積層したDRAMチップと、最下層のベースダイで構成されています。
NVIDIAは独自設計の制御回路をベースダイに搭載し、接続に使うPHY回路などを最適化します。
次世代HBMの「HBM4E」と比べ、メモリー帯域幅は最大30％高まり、消費電力は最大15％減るということです。
制御回路をHBM側に移すことで、AI半導体の演算回路などに使えるチップ面積も最大25％増えるということです。
各社はNVLink Fusion対応のAI半導体を開発する際、NVHBMとの接続を前提にできます。
Samsung ElectronicsやSK hynixなど、DRAMメーカーを問わない共通仕様とし、接続確認や動作検証の負担を減らします。
NVIDIAはNVLink Fusionの採用企業を増やし、自社のAI技術基盤への依存度を高める考えです。

記事のポイント

1. 制御回路をHBM側へ移します： NVHBMは、AI半導体に搭載していたメモリーコントローラーをHBMのベースダイへ移します。
2. 帯域幅と電力を改善します： HBM4Eと比べ、メモリー帯域幅を最大30％高め、消費電力を最大15％減らす設計です。
3. 共通仕様で開発を支援します： Samsung ElectronicsやSK hynixなど、DRAMメーカーを問わず接続できる仕様です。

このニュースがもたらす影響

• 導入を検討する企業： NVLink Fusionを採用する企業は、HBM接続の設計・検証負担を抑えながら演算回路に面積を振り向けられます。一方、NVIDIAの技術基盤への依存度も評価する必要がありそうです。
• 半導体基盤の競合企業： 帯域幅や電力効率に加え、DRAMメーカーを問わない接続性まで一体で示されたことで、競合各社には個別部品の性能だけでなく、開発しやすいエコシステムを提示することが求められそうです。
• DRAMメーカー： 共通仕様によってメーカーごとの接続確認や動作検証が減れば、AI半導体への採用では個別対応の負担が下がる可能性があります。今後はNVIDIAの仕様との適合性が重要になりそうです。

このニュースの背景

AI半導体では、演算性能だけでなく、データを供給するHBMの帯域幅と消費電力が設計上の課題になります。
従来はAI半導体側にHBMの制御回路を搭載していたため、接続回路の設計やDRAMメーカーごとの検証が必要でした。
NVIDIAはNVLink Fusionを採用する企業に共通仕様を提供することで、AI半導体の開発負担を抑えつつ、自社の技術基盤を利用する企業を増やそうとしています。

関連するニュース

• NVIDIAとMediaTekが35億ドル投資を伴うAI基盤・PC・自動車分野の協業を拡大します。
• Amazon Web ServicesとNVIDIAは、AI向けGPUを200万基追加し、政府・企業向け基盤を拡張します。
• CoreWeaveなど欧米ネオクラウドが、生成AIやフィジカルAIの需要を背景にGPUクラウド事業を拡大しています。

詳しい記事の内容はこちらから（引用元）

日経クロステック（xTECH）

NVIDIA、HBMの省電力化技術　クラウド大手のAI半導体囲い込み

　米NVIDIA（エヌビディア）はAI（人工知能）半導体を独自開発するハイパースケーラー（大規模クラウド事業者）や半導体…